A simple script for finding unbound parameters in Verilog module instantiations.
语言:Perl · GitHub 星标:3 · Fork:0
话题:static-analysis · static-analyzer · verilog
在 GitHub 上查看原仓库