yiwangchunyu/AI-RISC

Design some simple RISV-V cores via verilog and vivado. 复旦大学《计算机与智能处理器体系结构 AI Core and RISC Architecture》Projects

语言：Assembly · GitHub 星标：15 · Fork：1

在 GitHub 上查看原仓库