Extending Verilog syntax highlighting for SystemVerilog
语言:VimL · GitHub 星标:8 · Fork:6
在 GitHub 上查看原仓库