开源雷达国内 GitHub 镜像站
加速通道已就绪 返回列表
全部项目

railnova/zynq-bit2bin

Convert Xilinx FPGA bitstream from the .bit format (as generated by Vivado) into the .bin format (as expected by Linux fpga_manager)

语言:C · GitHub 星标:18 · Fork:7

在 GitHub 上查看原仓库

正在读取项目信息…