开源雷达国内 GitHub 镜像站
加速通道已就绪 返回列表
全部项目

pablinza/golab1

Descripcion Inicial de circuitos Verilog en Tangnano 9K

语言:F# · GitHub 星标:1 · Fork:1

话题:fpga · gowin · gw1nr-9c · tangnano9k

在 GitHub 上查看原仓库

正在读取项目信息…