org-arl/QuartzHDL.jl

Write FPGA logic in Julia, run it in Julia, compile it to Verilog

语言：Julia · GitHub 星标：10 · Fork：0

话题：hdl · julia · transpiler · verilog

在 GitHub 上查看原仓库