A MyHDL library of basic design components, e.g. memory, fifo, multiplexor, de-multiplexor, arbiter, etc.
语言:Python · GitHub 星标:18 · Fork:4
在 GitHub 上查看原仓库