mongrelgem/UART-RTL-Physical-Design

Complete ASIC Design of UART Interface with Baud Rate Selection :- RTL to GDS2

语言：Perl · GitHub 星标：13 · Fork：3

话题：hardware-designs · layout · uart · uart-interface · verilog · verilog-code

在 GitHub 上查看原仓库