keplertech/naja-verilog

A standalone structural (gate-level) verilog parser

语言：C++ · GitHub 星标：44 · Fork：3

话题：cpp · eda · electronic-design-automation · netlist · netlist-parser · parser · semiconductor · verilog

在 GitHub 上查看原仓库