Haskell to VHDL/Verilog/SystemVerilog compiler
语言:Haskell · GitHub 星标:1,626 · Fork:171
话题:asic · fpga · hardware-description-language · haskell · systemverilog · verilog · vhdl
在 GitHub 上查看原仓库