A bridge from Haskell (on a CPU) to VHDL on a FPGA.
语言:Haskell · GitHub 星标:5 · Fork:1
在 GitHub 上查看原仓库