agra-uni-bremen/microrv32

SpinalHDL based, FPGA Suitable RTL Implementation of RISC-V RV32. Aligned with RISC-V Virtual Prototype

语言：Scala · GitHub 星标：56 · Fork：8

话题：cpu · fpga · risc-v · riscv · rtl · soc · softcore · spinalhdl

在 GitHub 上查看原仓库