SpinalHDL/VexRiscv

A FPGA friendly 32 bit RISC-V CPU implementation

语言：Assembly · GitHub 星标：3,301 · Fork：519

话题：cpu · fpga · riscv · soc · softcore · spinalhdl · verilog · vhdl

在 GitHub 上查看原仓库