A Chisel3 package to describe verilog FPGA template and macro for hardened FPGA modules
语言:Scala · GitHub 星标:3 · Fork:4
在 GitHub 上查看原仓库